冶天 发表于 2015-10-6 10:17:37

AMD Zen CPU架构太凶残了!大核心猛翻番

本帖最后由 冶天 于 2015-10-10 15:50 编辑

http://news.mydrivers.com/1/449/449871.htm
首席架构师Jim Keller虽然离职了,不过AMD全新设计的Zen CPU架构已经基本收尾,AMD能否翻身就在此一举了,而至少目前曝光的迹象还是很乐观的。硬件爱好者乐园3DCenter最新披露的信息显示,Zen架构特别关注大幅提升单核心性能,尤其是每个核心的解码器、ALU、浮点单元等都比推土机架构多了一倍。简单来说,Zen架构相当于把推土机架构的一个双核心模块压缩成了单个核心,而且还加入了超线程。AMD早些年相信,CPU架构可以专注于整数性能,浮点性能则交给GPU,二者相辅相成,结果误判了形势,多线程、通用计算的发展远未达到预期,我们仍然严重依赖于单核性能,这也是推土机架构纸面上看起来很优秀、实际表现很糟糕的一个重要原因。Zen显然改变了态度,有些回归的意味,再次使用大核心:四个解码、四个ALU、四个128-bit宽度浮点单元(组成两个256-bit FMAC)。这能让单核心性能大幅度提升,再加上超线程的加入,每个物理核心的性能比推土机翻一番是有希望的。问题在于,这次能真的做到吗?http://img1.mydrivers.com/img/20151006/2e9edf3c60124988a450923ac66ddd79.jpghttp://img1.mydrivers.com/img/20151006/s_03ae4d60b62a45bba6c7dda5f985f2d9.png
AMD Zen架构推测http://img1.mydrivers.com/img/20151006/s_b9a0e1a2014a4547a0c233cb1de2d932.png
Intel、AMD架构对比冶天:好架构也的有工艺和生态.

冶天 发表于 2015-10-6 10:19:29

@苏姿丰 @AMD @Radeon @fury雷霆 @goodcup @幽幽子 @自由的风 @fullaway @不骑不舒服 @gby4411 @owen @沉默の天才 @Mcisu萌 @WzHua @远古装机猿 @liuwei88@处暑 @margu_168 @z23wen @Daten89 @DKsacred@Ecthellin @mang @冰夷流云 @该隐的复仇 @包子侯爵 @胸口碎大石 @拜占廷查士丁尼 @blakeweng @limete @archxm @zfb660824 @成功之巅 @ultrakille@j33123335 @necsa @AiYuiYui

a8327396 发表于 2015-10-6 11:00:30

不知道新的CPU价格如何

fullaway 发表于 2015-10-6 12:08:19

我希望还有支持AM3+架构的CPU,这样就不用换主板了

z23wen 发表于 2015-10-6 12:16:16

说白了,其实就是将一个推土机模块变成一个核心,还是4发射呢。

冶天 发表于 2015-10-6 13:17:37

本帖最后由 冶天 于 2015-10-6 13:22 编辑

z23wen 发表于 2015-10-6 12:16
说白了,其实就是将一个推土机模块变成一个核心,还是4发射呢。
超线程或者双线程 走一个内核 W10兼容 是否真的传说中示意图 单模块共享缓存四个小内核 或许还是独立的2+2 复杂 也可能创造一种新的类似1+3 SSE指令集的数据和指令关联 还是看小A的缓存和指令 线程和编译器的W10系统或者后续支持 一边倾斜 不利于行业持续发展 或许先缩后增 空间存储和队列 时间片段 延迟性和多抽取保留特性 允许穿插解码 增加空隙 降低等待的硬方式

z23wen 发表于 2015-10-6 17:40:26

一个物理核心两个逻辑核心,四个物理核心1个簇,1个簇共享一个L3模块,1个物理核心共享2M L2。
四个解码、四个ALU、四个128-bit宽度浮点单元(组成两个256-bit FMAC)
推土机一个模块,也是四个解码、四个ALU。
只不过ZEN的浮点单元加强了,推土机好像1个模块只有2个128bit的浮点单元,组成1个256位浮点单元。

Daten89 发表于 2015-10-6 17:42:54

这个要等到后年才能真正用上了把

冶天 发表于 2015-10-6 17:49:00

本帖最后由 冶天 于 2015-10-6 17:56 编辑

z23wen 发表于 2015-10-6 17:40
一个物理核心两个逻辑核心,四个物理核心1个簇,1个簇共享一个L3模块,1个物理核心共享2M L2。
四个解码、 ...
隔壁是双128到后来的双256 示意图描述分工和融积计算 或者通用 小A是四个浮点128位 组合式根据输入队列和优化 有点纠结 但是物理线程浮点增加的直接快通计算 或者超线程片段 ALU只是队列输入精度整数队列组合或者计算 目的指向CU或者获得CU HBM的HQ 或者物理内核线程计算 其实有多种可能性存在 有可能使用数据缓存 ALU 指令 ALU 当然有周边的寄存器 发射 微解码 读取 回写关联 存储队列扩大 或者不是回写 就是挂接外面的PCI 从GPU看 这是读的大量增强 配合ACE 将来还有GMI总线高速串行 http://radeonfury.com/forum.php?mod=viewthread&tid=737&highlight=AMD%E5%85%A8%E6%96%B0%E6%80%BB%E7%BA%BF%E6%9B%9D%E5%85%89%EF%BC%9A%E5%B8%A6%E5%AE%BD%E3%80%81%E5%BB%B6%E8%BF%9F%E5%AE%8C%E7%88%86PCI-E

路人 发表于 2015-10-16 21:37:43

明年末才有可能有……希望不要跳票吧。
页: [1]
查看完整版本: AMD Zen CPU架构太凶残了!大核心猛翻番