|
|
发表于 2017-10-10 11:17:39
|
显示全部楼层
本帖最后由 冶天 于 2017-10-10 21:48 编辑
这个问题不好说.看官方定位和实力还有制作,多种因素.主要是成本对应收益.不管接着改还是全新开发,符合预期就行.这个我表达是一句很废的,还是根据自身情况不能被拖着走.做的好价格就上去,量产要是高.做的不好自然价格较低,影响收益和设计制造.推倒重来意味着全新大成本开发,放弃兼容.兼容性强化会有一定份额提高.小A主要CPU和GPU都有,完全配合没到质变.某些增减单元会有无性能提高,但是对于电路设计能耗效率有所帮助.这个技术是其它两家不具备的,也很艰难.还要挂单独显和多独显以及I/O的SOC走位传输控制.还是不要急,先选合适的产品.只要努力,风水轮流转.我一个普通A友的个人看法.从数据量来看强劲的传输远大于规模计算的需要,哪家的计算单元规模都可以做.但延迟性瓶颈不好做.没有信息什么都干不了,因为不知道去干什么.比如网民的带宽和服务器资源以前很小,使用比例很低.现在速度数据资源都很丰富,网民同时连接多个设备做很多事.还能内部互联外部下载,同时处理游戏视频交易等等.GCN NCU SE的寄存器缓存 HBCC 关联路数比例倾向哪种,没有公布这个参数无法确定.但是可以适当借鉴酷睿羿龙推土机锐龙的架构体系的空间路数通道频率单元规模进行模糊思索.空间大小链路频率不同对于64SP最小单元的首先生成转移输入HBM的实践性,光栅分辨率纹理贴图的传输.显存的输入或者输出两者区域时间会有帧率和压强影响.现在有个理论感觉倾向重点不在HBM显存输出或者是输入(根据HBM颗粒来看GPU-HBM向内,HBM-GPU向外),是在CPU和流处理器规模生成三角形输入的转移量到显存有问题,那么根据两者综合性端口阵线来推算,HBM2的2048位读写各半频率有明显的短板.空闲流处理器的寄存器ALU整数型附属主控复用加速也没有,无法进行数据量增加空间缩短跳板式输送.GDDRX虽然距离远功耗高,并不影响频率提高.HBM除了位宽还有频率,对于GPUSOC的发展哪种有效利用有很难的抉择性,资金和生态并没优势.或许在一定程度上用到CPU的高频穿梭进HBMX,PCI E3.0又不满足.要求极高带宽的串并和,或许未来的PCI EX或者其它材质总线可以实现.前面这句话可能说法和想法不对,可能我搞反了,角度应该是CPU和GPU前端生成着色足够高,进入HBM2力度较低.会直接影响显存落位,导致后端贴图寻址的影响.如果不足(会影响HBM-GPU后端),那么对应的缓存空间路数和地址保留寻址等一切快速操作方式会有一定程度的减少,控制温度能耗,进入成本控制.这么假想成立,锅就甩给三星.VEGA结构频率上不去或者晶体管密度不够位宽对应分发单元无法做大降低密度,被迫妥协的方案.通用晶圆厂走资金回流市场,就没有极致用完.不能和I商势力比,两种环境.又在传友商CPU和A家GPU.http://news.mydrivers.com/1/551/551201.htm 如果有成品到时候再看看.晶体管频率关系计算和交换,也包括某种延迟.密度关系到全局电器性能和延迟还有区域性排列,数量关系到单元功能和存储线路等.三者缺一不可的配合,高难度工程.CPU和GPU看似分散还是属于一条线上挂串的整体,很多东西有概念,但设计难度很大迁就代工环境,暂时做不出来.单元的功能定义层层分配或许改变I/O堆栈环境和材质能够出现缓解和突破,各种因素出现瓶颈和增长,导致量产低投入大,民用产品还是高昂的. |
|
[复制链接]
楼主
你可以买一张试试
